KiCad 电路设计自动化

解决电路设计的文档与绘图脱节问题

在硬件设计中，直接从需求跳到 KiCad 原理图经常导致方向性返工。这个技能的核心理念是“先设计、后绘图”的强制关卡。无论是基于参考文件复刻还是从零推导，技能都会先产出包含架构框图、电源树和接口分配的电路设计文档（.md），等待确认后才执行绘图动作，彻底避免画到一半才发现需求不匹配的窘境。

核心工作流与自动化脚本

• JSON 驱动的原理图生成：通过 build_schematic.py 将 JSON 描述转化为 .kicad_sch。元件按功能大类（电源、主控等）自动划分模块，并在区域内按实际尺寸排版、画虚线边框。
• 原理图重排版（Reflow）：针对 AI 生成或外部导入的杂乱原理图，reflow_schematic.py 会解析连通性并重新进行正交布线，保留原有导线且保证电气连接不变。
• 层次化与 PCB 自动化：支持大型载板的多子图拆解与逐页确认。build_pcb.py 从 JSON 直接生成 .kicad_pcb，自动处理未连接焊盘的 (net 0 "") 等格式细节，并调用 kicad-cli 跑通 ERC/DRC 及导出 Gerber/BOM/STEP。

适用边界与关键约束

• 依赖本地 KiCad 环境：脚本依赖本机安装的 KiCad 10+ 及 kicad-cli，适合有明确模块划分的板级开发，不处理内联的复杂高级封装创建。
• 严格的网格与坐标对齐：所有引脚与标签必须落在 1.27mm 网格上，且需正确处理 KiCad 符号局部坐标系 y 轴翻转及旋转矩阵，否则会导致网表连错引脚。
• 连线方式的特定约定：JSON 生成原理图时采用“全网络标签”连接（零导线），而 reflow 模式则保留导线，使用时需明确区分两种脚本的适用场景。